PAT-NO:

JP362002666A

DOCUMENT-IDENTIFIER: JP 62002666 A

TITLE:

FIELD EFFECT TRANSISTOR

PUBN-DATE:

January 8, 1987

INVENTOR-INFORMATION: **NAME** HIROSE, TAKASHI NAKAGAWA, ATSUSHI YAMASHITA, ICHIRO

ASSIGNEE-INFORMATION:

NAME

COUNTRY

MATSUSHITA ELECTRIC IND CO LTD

N/A

APPL-NO:

JP60143211

APPL-DATE:

June 28, 1985

INT-CL (IPC): H01L029/80, H01L029/44

US-CL-CURRENT: 257/287, 257/E29.127, 257/E29.243, 257/E29.317

ABSTRACT:

PURPOSE: To improve high speed performance to a large extent, by closing a part of a gap between neighboring gates or dummy gates with a junction part formed by the overlapped part of films, and utilizing the junction part as an interval between a source and a drain.

CONSTITUTION: Of comb shaped gates 31a, parts, which are embedded in an active layer 22 and a GaAs semi-insulating substrate 21, are made to be vertical gate parts 31b. With a side wall film 25a as a mask, n<SP>+</SP> active layer 27 is formed. Therefore, an intervals I<SB>ds</SB> between a source and a drain is formed in the minimum patterning size or less by a self-aligning method by forming a gate length I<SB>g</SB> and an interval 1<SB>d</SB> in the minimum patterning size or less with respect to each

junction part 25b.

COPYRIGHT: (C)1987,JPO&Japio

⑫ 公 開 特 許 公 報 (A) 昭62-2666

@Int_Cl_4

識別記号

庁内整理番号

匈公開 昭和62年(1987)1月8日

H 01 L 29/80 29/44 8122-5F 7638-5F

審査請求 未請求 発明の数 1 (全8頁)

電界効果トランジスタ 図発明の名称

> 20特 願 昭60-143211

22出 願 昭60(1985)6月28日

司 勿発 明 者 広 瀬 貴 ⑦発 明 者 中 Ш 敦 72発 明 渚 Ш 下 郎.

門真市大字門真1006番地 松下電器產業株式会社内 門真市大字門真1006番地

門真市大字門真1006番地 松下電器產業株式会社内 松下電器産業株式会社内

門真市大字門真1006番地

松下電器産業株式会社

の出 願 人 30代 理 λ 弁理士 森本 義弘

紐

1. 発明の名称

電界効果トランジスタ

2. 特許請求の範囲

1. 制御電界および被制御電流が、ともに半導 体基板表面に平行である世界効果トランジスタ であって、ゲートもしくは後工程でゲートを形 成するためのダミーゲートの側壁に膜を形成し、 隣り合った前記ゲートもしくは前記ダミーゲー トの間隙の一部を前記膜の重なりによる接合部 でもって閉鎖し、前記接合部をソース、ドレイ ン間隔とすることを特徴とした電界効果トラン ジスター

3. 発明の詳細な説明

産業上の利用分野

本発明は、極微細なパターンが自己整合により 比較的容易に得られ、もって高周波通信ならびに 高速コンピュータ等に必要とされる高速動作デバ イスに利用可能な電界効果トランジスタに関する ものである。

従来の技術

近年、衛星通信等にみられる数~数10GHz帯 を用いたアナログ高周波通信や、高速演算処理を 必要とするコンピュータ等のデジタル回路の分野 において、高速動作可能なデバイスの開発がさか んに行われている。特にシリコンに比べ、電子の 移動度が5~6倍大きく、より高速動作が基体さ れるヒ化ガリウム(以下GaAsと略す)を用いたシ ョットキー接合型電界効果トランジスタ(以下M ESPETと略す)は、アナログの分野はもちろ ん、デジタルの分野でもまさに実用化の域に達し ている。そしてさらに高速性能の向上を目ざし、 短ゲート長化ならびに寄生抵抗等の低減のために、 種々のGaAsMESFETが提案されている。

以下、図面を参照しながら、上述した従来の電 界効果トランジスタの一例について説明する。

第4回(a)~(f)は従来の電界効果トランジスタ を作成する工程の構造断面図である。第4回にお いて、1はGaAs半絶縁性基板、2はGaAsME SFETのチャンネルとなる活性層、3はGaAs MESFETのゲートとなるゲート金属、4はゲート金属3に絶 層側壁4aを作成するための絶縁層、5はGaAsMESFETのソース、ドレイン電極となるオーミック電極、6はパターンの平坦化を行なうためのフォトレジスト、3cはゲート長、3cは側壁長である。

このように構成された電界効果トランジスタについて、以下に説明する。まず活性層2を有するGaAs半絶縁性基板1の表面にアルミニウム(以下A&と略す)等のゲート金属3をリフトオフ法などにより形成する(第4図(a))。次に二酸化ケイ素(以下S1O2と略す)膜を化学気相蒸着(Chemical Vaper Deposition、以下CVDと略す)法により、GaAs半絶縁性基板1の表面に形成し、絶縁層4とする(第4図(b))。次にフッ素系のガスを用いた反応性イオンエッチング(Reactive Ion Etching、以下RIEと略す)により、前記絶縁層4をGaAs半絶縁性基板1に対し垂直方向にエッチングする。この時ゲート金属3の側面に接する絶縁層4が前記GaAs半絶縁性基板1上およびゲ

ート金属3上の絶縁層4に比べて垂直方向におい てより厚いことから、 該ゲート金属3 側面に絶 層側壁4 a が形成される(第4図(c))。次にGa AsMESFETのソース、ドレイン電板となる オーミック電極5を蒸着後、フォトレジスト6を 回転強布する(第4図(d))。このときオーミック 電極 5 上のフォトレジスト6の厚さは、GaAs半 絶縁性基板 1 上のフォトレジスト6 に比べて約70 %以下となる。次にアルゴン(以下Arと略す) 等 によるイオンミリングにより、フォトレジスト6 の全上面からエッチングを行なって、ゲート金属 3上のオーミツク電極5を除去し、左右にオーミ ック電極5で構成されるソース、ドレイン電極を 分離形成する(第4図(e))。次にフォトレジレス ト6を除去後熟処理を行ない、GaAsMESFE T が完成する(第4 図(f))。(例えば、古塚ら著、 電子通信学会技術報告、第83巻、第424号、49~ 53頁(SSD83-112)參照)。

このように、ゲート金属3の側面に絶縁層側壁 4 a を形成することにより、自己整合によりソー

ス、ドレインとなるオーミック電極5が形成され、ゲート、ソース間の寄生抵抗(以下Rsと略す)を側壁長 lsによるもののみに低減でき、また、この絶縁層側壁4aの存在によりゲート、ソース間ならびにゲート、ドレイン間が側壁長 lsで隔てられるためゲート耐圧が保たれる効果もあり、GaAsMESFETの高速性能の向上となるものである。

発明が解決しようとする問題点

わゆるオーバーシュートと呼ばれる現象が生じ、 電界効果トランジスタの高速性能が飛躍的に向上 されることが期待され、特にGaAsを用い、荷電 担体を電子とした場合、電子の有効質量が小さい ため lpsがサブミクロンで前記オーバーシュート 現象ならびにパリステック的効果が期待され、 GaAsMESFETの高速性能がさらに向上する (例えば、栗野ら著、応用物理、第53巻、第5号 (1984)、445~452頁)。しかるに前記従来例においては、前述のようにlpsが let 2 lsとなり、 let いかに最小パターニング 寸法で形成しよう とも、ls=0.1~0.2μmであるので、lpsは少な くとも lsより0.2~0.4μm程度長くなるという程

本発明は上記問題点を解決するもので、最小パターニング寸法以下の los を形成し、これにより荷電担体の走行距離を短かくし、高速性能を大幅に向上できる電界効果トランジスタを提供することを目的とするものである。

度長くなるという問題点を有していた。

問題点を解決するための手段

上記問題点を解決するために、本発明は、制御電界および被制 電流がともに半導体基板表面に平行である電界効果トランジスタであって、ゲートもしくは後工程でゲートを形成するためのダミーゲートの側壁に膜を形成し、瞬り合った前記ゲートもしくは前記ダミーゲートの間隙の一部を前記膜の重なりによる接合部でもって閉鎖し、前記接合部をソース、ドレイン間隔 \$ ps としたものである。

作用

本発明は、上記した構成によって、ゲートもしくはダミーゲートを半導体基板表面に対し垂直としたくし形状とするため、くしの歯に相当するう部分と関隔を最小パターン法とすることにより、前記が一トもしくは前記がミーゲートの側壁であることができるものであり、この接合部を前記最小パターン情にすることにより、前記最小パターン寸法以下の短かいソース、ドレイン間隔にすることにより、前記最小パターン寸法以下の短かいソース、ドレイン間隔にすることにより、前記最小パターン寸法以下の短かいソース、ドレイン間隔にすることにより、前記最小パターン寸法以下の短かいソース、ドレイン間

オーミック性コンタクトとなるオーミック電極、29はダミーゲート23aの反転ゲートパターン23bを形成するためのネガ型フォトレジスト、30はリフトオフ法によりゲート金属31をパターニングし、くし型ゲート31aを形成するためのポジ型フォトレジストパターン、31bはくし型ゲート31aのうち活性層22およびGaAs半絶線性基板21に埋めた垂直ゲート部 2 g はゲート長、 2 g g はソース、ドレイン間隔である。

このように構成された電界効果トランジスタについて、以下第1図および第2図を用いて説明する。第2図において、GaAs 半絶縁性基板21(比抵抗 $>10^7\Omega$ Ca)上にシリコン(以下 S_1 と略す)を加速電圧100keV、ドーズ量 5.0×10^{12} dose/ca で選択イオン注入し、850 C、20 $分間のキャップアニールによって活性層22を形成後、<math>S_1O_2$ 膜23を減圧化学気相蒸着(以下LPCVD(Low Pressure Chemical Vaper Deposition)と略す)法により厚さ約 0.8μ m形成し、この S_1O_2 膜23上にリフトオフ法により厚さ約 0.15μ mのA1 をパターニング

隔を有する電界効果トランジスタが得られ、高速 性館の向上をもたらすこととなる。

実施例

以下本発明の一実施例の電界効果トランジスタ について、図面を参照しながら説明する。

第1図および第2図(a)~(i)はそれぞれ本発明の第1の実施例における電界効果トランジスタの構造を示す一部切欠斜視図および製造工程を示す一部切欠斜視図である。第1図、第2回において、21はGaAsMES下ETのチャンネルとなる活性層、23はS₁O₂膜、24はS₁O₂膜、24はS₁O₂膜、24はS₁O₂膜、25は窒化シリゴン(以下ト23aを形成するためのゲートマスク、Ձαはダミーゲート23aの間隔長、25は窒化シリゴン(以下S₁,N₂と略す)膜、26はS₁,N₃膜25のエッチングにより側壁膜25aを形成する際にマスクとなり、さらにソース、ドレイン形成のためのn。週択注入時のマスクとなるレジストマスク、25bは便壁膜25aの重なりによる接合部、27はn。週択注入により形成されたn。活性層、28はn。活性層27との

し、ゲートマスク24とする(第2図(a))。

次に酸素を5%含む一水素化フレオン (以下C HF,と略す) がスプラスマによるRIEにより、 前記ゲートマスク24を用いてS1〇2膜23を異方性 エッチングし、前記ゲートマスク24と同一パター ン寸法をもつダミーゲート23aを形成する(第2図 (b))。次にプラズマ化学気相蒸着 (Plasma Chem ical Vaper Deposition、以下P-CVDと略す) 方によりS13N4膜25を形成し、このS13N4膜25 のまわり込みにより、第2図(b)に間隔長 state して示した隣り合った前記ダミーゲート23aの間 腺の一部が前記 S₁, N。膜 25で重なるようにする (第2図(c))。 すなわちP-CVD方の条件に多 少依存するが、SiaNa膜25の厚さとまわり込み 量はほぼ同一であるため、前記S1,N。膜25をそ の厚さが前記間隔長』。の約半分となるように形 成すればよい。

次にフォトレジストを塗布し、フォトリソグラフィーによりレジストマスク26を形成し、酸素を5%含むCHF,ガスプラズマによるRIEによ

り、前記レジストマスク26を用いて S₁, N・膜25 を異方性エッチングし、側壁膜25 a を形成する (第 2 図(d))。この側壁膜25 a の形成において、 前記ダミーゲート23 a 上の S₁, N・膜25の厚さと、 前記活性層22上の S₁, N・膜25の厚さが同一であ ることから、第 2 図(d)に示すように、ダミーゲ ート23 a および活性層22が共に舞呈されるととも に、側壁膜25 a の接合部25 b が形成されることに なる。

次に第2図(d)に示した状態で、レジストマスク26、ダミーゲート23 a および側壁膜25 a をマスクとして、S」を加速電圧150keV、ドーズ量8.0×10¹³ dose/dで選択イオン注入を行なった後レジストマスク26を除去し、さらにS」, N。膜25と側壁膜25 a を熱リン酸により除去した後、950℃、2秒間の赤外線ランプアニールを行ない基板21上に n * 活性層27を形成する(第2図(e))。この n * 活性層27は本実施例の電界効果トランジスタのソース、ドレインとなる。

次にn. 活性層27上にゲルマニウム(Ge)を12重

第1回は第2回(i)におけるくし型ゲート31 a のうち、活性層22およびGaAs半絶縁性基板21に埋った部分を垂直ゲート部31 b として示したものであり、第2回(d)で示したように、側壁膜25 a をマスクとしてn^{*}活性層27を形成したので、接合部25 b によりソース、ドレイン間隔 l ds は第1回中に示すものとなる。第1回において、ソース、ドレイン間隔 l ds は、ゲート長 l a および間隔長 l d を 最小パターニング寸法で形成することにより、最小パターニング寸法もしくはそれ以下で自己整合により形成されることとなる。

上記のように本実施例によれば、ダミーゲート 23 a のゲート長 & e および間隔長 & a を最小パターン寸法で形成することにより、側壁膜 25 a の接合 部 25 b を用いた自己整合により、ソース、ドレイン間隔 & as が最小パターニング寸法もしくはそれ以下で形成され、またパターン反転によりゲート金属31として A & が使用でき、特性のよいショットキー接合を歩留りよく形成することができる。

次に本発明の第2の実施例について図面を参照

量%含む金(Au)合金(以下AuGeと略す) からなるオーミック電極28を形成した後、450℃、3分間水素雰囲気でアロイを行ない、n *活性層27とのオーミック性コンタクトとする。その後ネガ型フォトレジスト29を塗布し、さらにO₂ガスプラズマによるRIEにより前記ダミーゲート23aの頭出しを行なう(第2図(f))。

次にダミーゲート23 a をフッ酸緩衝溶液で除去し、これによりネガ型フォトレジスト29に形成された開口部を通して前記活性層22を塩素系のガスプラズマによるRIEでエッチングし、GaAs半絶縁性基板21に充分到達した反転ゲートパターン23 b を形成する(第2図(g))。

次にポジ型フォトレジストパターン30により、前記反転ゲートパターン23 b が開口するようにパターニングし、その上にゲート金属31としてA&を真空蒸着により形成する(第2図(h))。次にポジ型フォトレジスト29の除去に伴なうリフトオフ法によりくし型ゲート31 a を形成する(第2図(i))。

しながら説明する。第3回(a)~(d)は本発明の第2の実施例を示す電界効果トランジスタの一部切欠斜視回である。第3回において、21′はGa As MESFETのチャンネルとなる活性層、25′はSi,N。膜、25 a′は側壁膜、26′はレジストマスク、27′はn°活性層、28′はオーミック電極、29′はネガ型フォトレジストで、以上は第1回および第2回(a)~(i)の構成と同様なものである。第1回および第2回(a)~(i)の構成と同様なものである。第1回および第2回(a)~(i)の構成と異なる所は、高融点が一ト40を用いて第1回に示した垂直が一ト部記高融点が一ト40を電気的に接続した点である。

このように構成された電界効果トランジスタについて第3図(a)~(d)を用いて以下に説明する。まず、活性層22′を有するGaAs半絶縁性基板21′に、少なくとも該GaAs半絶縁性基板21′に到達するゲートパターンの穴を形成し、高融点材料であるタングステンシリサイド(WSi)を埋め込みかつ活性層22′の表面以上の高さとなる高融

点ゲート40を形成後、S₁,N_{*}膜、25′をP-C VD法により形成する(第3図(a))。

**

次にフォトレジスト26 を用い、酸素を5 %含む CHF, ガスプラズマによるRIEにより S_1 , N。膜、25 を異方性エッチングして偶壁膜25 a $^{\prime}$ を形成する(第 3 図(b))。

次にSiを選択イオン注入し、アニールを行ない n.*活性層27′を形成し、その上にオーミック電極を形成した後、ネガ型レジスト29′を塗布し、O.*ガスプラズマによるRIEで高融点ゲート40の頭出しを行なう(第3図(c))。その後、高融点ゲート40の頭部分をA&で接続し、ゲート配線41を形成する(第3図(d))。

上記のように、高融点ゲート40を少なくともGaAs半絶縁性基板21′に到達する柱状に形成し、ゲート長 & sおよび間隔長 & aを最小パターン寸法にすることにより、パターン反転することなく、簡単な工程でソース、ドレイン間隔 & asが最小パターン寸法もしくはそれ以下で形成することができる。

トもしくはダミーゲートの間隙の一部を膜の重なりによる接合部でもって閉鎖し、前記接合部をソース、ドレイン間隔とするので、最小パターン寸法と同等もしくはそれ以下のソース、ドレイン間隔を形成でき、電界効果トランジスタの高速性能を大幅に改善することができる。

4. 図面の簡単な説明

第1図は本発明の第1の実施例における電界効果トランジスタの構造を示した一部切欠斜視図、第2図は第1の実施例における電界効果トランジスタの製造工程を示した一部切欠斜視図、第3図は本発明の第2の実施例における電界効果トランジスタの製造工程を示した一部切欠斜視図、第4図は従来の電界効果トランジスタの製造工程を示した構造断面図である。

21,21´… GaAs半絶極性基板、22,22´… 活性 層、23… S₁O₂膜、23 a … ダミーゲート、23 b … 反転ゲートパターン、24…ゲートマスク、25,25´… S₁, N₄膜、25 a , 25 a ′… 側壁膜、25 b … 接合部、26,26´… レジストマスク、27,27´

なお第1の実施例において、ゲート金属31はA &としたが、ゲート金属31はGaAsとショッドキ 一接合を保つものならなんでもよく、例えばチタ ン(Ti)、白金(Pt)、タングズテン(W)等を使用 してもよい。

また、第2の実施例では、高融点ゲート40はタングステンシリサイド(WSi)としてが、高融点ゲート40はアニール後もGaAsとショットキー接合となるものなら何でものよく、タングステンタ(W)、タンタル(Ta)、タングステンタンタルシリサイド(WTaSi)等を使用してもよい。さらに第1および第2の実施例においてn'活性層27,27'はSiのn'選択注入により形成したが、n'活性層は荷電担体としての電子を多く含むものであればよく、液相エピタキャル(LPE)法や気相エピタキャル(VPE)法または分子線エピタキャル(MBE)法や有機金属化学気相蒸着(MOCVD)法等により形成してもよい。


発明の効果

以上のように本発明によれば、隣り合ったゲー


…n* 活性層、28,28 * … オーミック電極、29,29 * … ネガ型フォトレジスト、30 … ポジ型フォトジレスト、31 … ゲート金属、31 a … くし型ゲート、31 b … 垂直ゲート部、40 … 高融点ゲート、41 … ゲート配線


代理人 森 本 義 弘


第 2 図





21--GaAs*絶縁性基板 22…治性層 27…n·活性層 31b…垂直ゲート部 1g.--ゲート長 1d…間隔長 lds.--ソ-ス・ドレン間隔







































第 4 図







第 4 図

 Ω

